TRIAL MANUFACTURE SUPPORTING DEVICE, SUBSTRATE FOR IC MOUNTING, AND BUS DEVICE

Publication number: JP8221164 (A)

Publication date: 199

1996-08-30

Inventor(s):

ARITA SATORU; MITSUGI SHIGERU

Applicant(s):

KUMAMOTO TECHNOPOLIS FOUND; ARITETSUKU KK

Classification:
- international:

G01R31/28; G06F3/00; G06F11/22; H01R12/16; H05K1/14; H05K1/14; G01R31/28;

G06F3/00; G06F11/22; H01R12/00; H05K1/14; H05K1/14; (IPC1-7): H01R23/68;


H05K1/14; G06F3/00; G01R31/28; G06F11/22

- European:

Application number: JP19950049194 19950214 **Priority number(s):** JP19950049194 19950214

Abstract of JP 8221164 (A)

PURPOSE: To manufacture a device which is easily corrected and high in reliability and uses a digital IC by way of trial in a short time at low cost and also manufacture a device to which plural ICs are connected by a bus. CONSTITUTION: The trial manufacture supporting device is equipped with the bus device 10 and the substrate 20 for IC mounting which is connected to the bus device 10. The bus device 10 is equipped with plural connectors 11 and a sub-substrate 12 having bus wires for connecting the connectors 11 mutually to a bus. The substrate 20 for IC mounting has a connector 21 for connecting with the connector 11 of the bus device 10, an IC socket 23 where an IC is inserted, and FPGA 22 which is connected to the IC socket 23 and connector 21; An optional IC is inserted into the IC socket 23 of the substrate 20 for IC mounting, which is inserted into the bus device 10; and the FPGA 22 is programmed to manufacture the device using the IC by way of trial.



Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-221164

(43)公開日 平成8年(1996)8月30日


(51) Int.Cl. ⁶	識別記号 庁	内整理番号	FΙ			技術表示箇所
G06F 3/00			G06F	3/00	. 7	r
G01R 31/28			1	1/22	330H	3,
G06F 11/22	330 696	01-5B	H01R 2	3/68	303F	1
// HO1R 23/68	303		H05K	1/14	I)
H05K 1/14			G01R 3	1/28	7	r
			審查請求	未請求	請求項の数24	FD (全 27 頁)
(21)出願番号	特願平7-49194		(71) 出願人		58 し熊本テクノポ リ	リス財団
(22)出願日	平成7年(1995)2月14		(71) 出願人	5930077 株式会社	,	大字田原2081番地10
			(72)発明者		旗本市川尻町551	番地 株式会社ア
			(72)発明者	能本県 財団	上益城郡益城町	大字田原2081番地10 ノポリス財団 電子
			(74)代理人	弁理士	藤島洋一郎	

(54) [発明の名称] 試作支援装置、I C搭載用基板およびバス装置

(57)【要約】

【目的】 短い時間で安価に、且つ修正が容易で、信頼性が高く、ディジタル I Cを用いた装置を試作できるようにし、複数の I Cをバスで接続する装置の試作も可能にする。

【構成】 試作支援装置は、バス装置10と、バス装置10に接続されるIC搭載用基板20とを備えている。バス装置10は、複数のコネクタ11と、コネクタ11を互いにバス接続するバス配線を有するバス基板12とを備えている。IC搭載用基板20は、バス装置10のコネクタ11と結合するためのコネクタ21と、ICを挿すためのICソケット23と、ICソケット23とコネクタ21に接続されたFPGA22とを備えている。任意のICをIC搭載用基板20をバス装置10に挿し、FPGA22をプログラムすることにより、ICを用いた装置を試作することができる。



30

【請求項1】 互いにバス接続された複数のバス接続用コネクタを有するバス装置と、このバス装置に接続されるIC搭載用基板とを備え、

前記IC搭載用基板は、バス接続用コネクタと結合するためのバス装置接続用コネクタと、ICを挿すためのICソケットと、一部の入出力端子がICソケットの全ての端子にそれぞれ接続され、他の入出力端子がバス装置接続用コネクタの端子に接続された、結線と論理がプログラム可能なプログラマブルICとを有することを特徴10とする試作支援装置。

【請求項2】 前記IC搭載用基板は、ICソケットに 隣り合うように配置され、ICソケットの端子に接続された端子を含む補助ソケットと、電源に接続された電源 ソケットと、接地された接地ソケットとを更に有することを特徴とする請求項1記載の試作支援装置。

【請求項3】 前記IC搭載用基板は、ICソケットに 隣り合うように配置され、ICソケットの端子に接続された端子を含む第1の補助ソケットと、電源に接続された電源ソケットと、接地された接地ソケットと、他の装 20 置との接続のための装置接続用コネクタと、この装置接続用コネクタの端子に接続された端子を含む第2の補助ソケットと、この第2の補助ソケットに隣り合うように配置され、ICソケットの端子に接続された端子を含む第3の補助ソケットとを更に有することを特徴とする請求項1記載の試作支援装置。

【請求項4】 前記IC搭載用基板は、ICソケットに並列に接続され、ICソケットと異なる形状の第2のICソケットを更に有することを特徴とする請求項1ないし3のいずれか1に記載の試作支援装置。

【請求項5】 互いにバス接続された複数のバス接続用コネクタを有するバス装置と、このバス装置に接続されるIC搭載用基板とを備え、

前記IC搭載用基板は、バス接続用コネクタと結合する ためのバス装置接続用コネクタと、ICを挿すための第 1の I C ソケットと、一部の入出力端子が第1の I C ソ ケットの全ての端子にそれぞれ接続され、他の入出力端 子がバス装置接続用コネクタの端子に接続された、結線 と論理がプログラム可能なプログラマブルICと、第1 のICソケットに隣り合うように配置され、第1のIC 40 ソケットの端子に接続された端子を含む第1の補助ソケ ットと、電源に接続された電源ソケットと、接地された 接地ソケットと、他の装置との接続のための装置接続用 コネクタと、この装置接続用コネクタの端子に接続され た端子を含む第2の補助ソケットと、この第2の補助ソ ケットに隣り合うように配置され、第1のICソケット の端子に接続された端子を含む第3の補助ソケットと、 ICを挿すための第2のICソケットと、この第2のI Cソケットに隣り合うように配置され、第2のICソケ ットの端子に接続された端子を含む第4の補助ソケット 50

とを有することを特徴とする試作支援装置。

【請求項6】 前記IC搭載用基板は、第1のICソケットに並列に接続され、第1のICソケットと異なる形状の第3のICソケットを更に有することを特徴とする請求項5記載の試作支援装置。

【請求項7】 前記IC搭載用基板は、第2の補助ソケットに隣り合うように配置され、接地された第2の接地ソケットを更に有することを特徴とする請求項3ないし6のいずれか1に記載の試作支援装置。

【請求項8】 前記プログラマブルICは複数設けられ、これら複数のプログラマブルICはバス装置接続用コネクタやICソケットへの接続を分担し、バス装置接続用コネクタやICソケットに接続していない互いの入出力端子同士が接続されていることを特徴とする請求項1ないし7のいずれか1に記載の試作支援装置。

【請求項9】 前記プログラマブルICは、フィールド・プログラマブル・ゲート・アレイであることを特徴とする請求項1ないし8のいずれか1に記載の試作支援装置

【請求項10】 前記プログラマブルICは、プログラマブル・ロジック・デバイスであることを特徴とする請求項1ないし8のいずれか1に記載の試作支援装置。

【請求項11】 前記バス装置の複数のバス接続用コネクタのうち、少なくとも一つのバス接続用コネクタは、その接続方向が他のバス接続用コネクタの接続方向に対して直角方向になるように配置されていることを特徴とする請求項1ないし10のいずれか1に記載の試作支援装置。

【請求項12】 前記バス装置は、各バス接続用コネクタの接続方向に合わせたIC搭載用基板案内用のガイドレールを更に有することを特徴とする請求項11記載の試作支援装置。

【請求項13】 互いにバス接続された複数のバス接続 用コネクタを有するバス装置と、このバス装置に接続されるIC搭載用基板とを備えた試作支援装置に用いられ

バス接続用コネクタと結合するためのバス装置接続用コ ネクタと、

ICを挿すためのICソケットと、

0 一部の入出力端子がICソケットの全ての端子にそれぞれ接続され、他の入出力端子がバス装置接続用コネクタの端子に接続された、結線と論理がプログラム可能なプログラマブルICとを備えたことを特徴とするIC搭載用基板。

【請求項14】 I Cソケットに隣り合うように配置され、I Cソケットの端子に接続された端子を含む補助ソケットと、電源に接続された電源ソケットと、接地された接地ソケットとを更に備えたことを特徴とする請求項13記載のI C搭載用基板。

) 【請求項15】 ICソケットに隣り合うように配置さ

1

3

れ、ICソケットの端子に接続された端子を含む第1の補助ソケットと、電源に接続された電源ソケットと、接地された接地ソケットと、他の装置との接続のための装置接続用コネクタと、この装置接続用コネクタの端子に接続された端子を含む第2の補助ソケットと、この第2の補助ソケットに隣り合うように配置され、ICソケットの端子に接続された端子を含む第3の補助ソケットとを更に備えたことを特徴とする請求項13記載のIC搭載用基板。

【請求項16】 ICソケットに並列に接続され、IC 10 ソケットと異なる形状の第2のICソケットを更に備えたことを特徴とする請求項13ないし15のいずれか1 に記載のIC搭載用基板。

【請求項17】 互いにバス接続された複数のバス接続 用コネクタを有するバス装置と、このバス装置に接続されるIC搭載用基板とを備えた試作支援装置に用いられ

バス接続用コネクタと結合するためのバス装置接続用コネクタと、

ICを挿すための第1のICソケットと、

一部の入出力端子が第1のICソケットの全ての端子に それぞれ接続され、他の入出力端子がバス装置接続用コ ネクタの端子に接続された、結線と論理がプログラム可 能なプログラマブルICと、

第1のICソケットに隣り合うように配置され、第1のICソケットの端子に接続された端子を含む第1の補助ソケットと、

電源に接続された電源ソケットと、

接地された接地ソケットと、

他の装置との接続のための装置接続用コネクタと、 この装置接続用コネクタの端子に接続された端子を含む 第2の補助ソケットと、

この第2の補助ソケットに隣り合うように配置され、第 1のICソケットの端子に接続された端子を含む第3の 補助ソケットと、

ICを挿すための第2のICソケットと、

この第2のICソケットに隣り合うように配置され、第2のICソケットの端子に接続された端子を含む第4の補助ソケットとを備えたことを特徴とするIC搭載用基板。

【請求項18】 第1のICソケットに並列に接続され、第1のICソケットと異なる形状の第3のICソケットを更に備えたことを特徴とする請求項17記載のIC搭載用基板。

【請求項19】 第2の補助ソケットに隣り合うように配置され、接地された第2の接地ソケットを更に備えたことを特徴とする請求項15ないし18のいずれか1に記載のIC搭載用基板。

【請求項20】 前記プログラマブルICは複数設けら あり、プリント基板設計・製作業者へ製作を依頼した場れ、これら複数のプログラマブルICはバス装置接続用 50 合、納品までに1カ月程度を要することが多い。また、

コネクタや I Cソケットへの接続を分担し、バス装置接続用コネクタや I Cソケットに接続していない互いの入出力端子が接続されていることを特徴とする請求項13ないし19のいずれか1に記載のI C搭載用基板。

【請求項21】 前記プログラマブルICは、フィールド・プログラマブル・ゲート・アレイであることを特徴とする請求項13ないし20のいずれか1に記載のIC 搭載用基板。

【請求項22】 前記プログラマブルICは、プログラマブル・ロジック・デバイスであることを特徴とする請求項13ないし20のいずれか1に記載のIC搭載用基板。

【請求項23】 コネクタ、ICを挿すためのICソケット、および、一部の入出力端子がICソケットの全ての端子にそれぞれ接続され、他の入出力端子がコネクタの端子に接続された、結線と論理がプログラム可能なプログラマブルICを有するIC搭載用基板と、複数のIC搭載用基板のコネクタ同士をバス接続するためのバス装置とを備えた試作支援装置に用いられ、

20 互いにバス接続され、それぞれIC搭載用基板のコネクタと結合するための複数のバス接続用コネクタを備え、この複数のバス接続用コネクタのうち、少なくとも一つのバス接続用コネクタは、その接続方向が他のバス接続用コネクタの接続方向に対して直角方向になるように配置されていることを特徴とするバス装置。

【請求項24】 各バス接続用コネクタの接続方向に合わせた I C搭載用基板案内用のガイドレールを更に備えたことを特徴とする請求項23記載のバス装置。

【発明の詳細な説明】

[0001]

30

【産業上の利用分野】本発明は、マイクロコンピュータ に代表されるディジタル I C (集積回路)を用いた装置 を試作するのに適した試作支援装置と、これを構成する I C搭載用基板およびバス装置に関する。

[0002]

【従来の技術】従来、ディジタル回路やマイクロコンピュータ応用回路のようなディジタルICを用いた装置を開発する場合、回路設計の後、手配線やラッピング接続によって試作を行っていた。そして、試作で設計の検証40を行った後、プリント基板を作成し、量産を行うようにしている。その他の試作方法としては、プリント基板をいきなり作ってしまう方法や、ジャンパ線接続方式のブレッドボードを用いて試作する方法がある。

[0003]

【発明が解決しようとする課題】しかしながら、手配線やラッピング接続は時間がかかり、誤配線の可能性もある。また、設計ミスや誤配線の場合の修正も大変である。プリント基板をいきなり作ってしまう方法は高価であり、プリント基板設計・製作業者へ製作を依頼した場合、納品までに1カ月程度を要することが多い。また、

4

設計ミスの修正の場合、多層プリント基板の内層の配線 を修正することは難しい。

【0004】ブレッドボードは、多数の穴の開いた基板にICを挿し、IC間をジャンパ線でつなぐことにより、回路の試作を行う装置である。穴は接点になっていて、ICのピンやジャンパ線のピンを挿すことにより、電気的な接続を得る。しかし、これは機械的な弱い接触であり、ジャンパ線に触れてピンが動いた場合等に、電気的な接続が不安定になり、回路にノイズが乗ることもある。また、ジャンパ線のピンが簡単に穴から抜けてし10まう。結局、ブレッドボードによる方法は信頼性の面で問題がある。

【0005】これに対処するに、例えば特開平1-202026号公報には、複数のプログラマブルロジックICを搭載した第1のボードと汎用ICによるディジタル回路を搭載した第2のボードとを組み合わせて所望の機能を実現できるようにした技術が示されている。また、特開平3-186916号公報には、プログラマブルロジックデバイスを用いて、マイクロコンピュータと汎用書き込み装置等との接続関係を任意に設定可能にした技術が示されている。また、特開平5-88801号公報には、プログラマブルデバイスを用いて、マザーボードとサブボードとの接続関係を任意に設定可能にした技術が示されている。

【0006】しかしながら、例えばマイクロコンピュータ応用回路を試作する場合には、CPU(中央処理装置)、ROM(リード・オンリ・メモリ)、RAM(ランダム・アクセス・メモリ)、入出力インタフェース等を互いにバスで接続する必要がある。上記各公報に示される技術では、このような複数のICをバスで接続する 30装置を試作することができないという問題点がある。

【0007】本発明はかかる問題点に鑑みてなされたもので、その目的は、短い時間で安価に、ディジタルICを用いた装置を試作でき、修正が容易で、信頼性が高く、しかも複数のICをバスで接続する装置の試作も可能な試作支援装置、IC搭載用基板およびバス装置を提供することにある。

[0008]

【課題を解決するための手段】請求項1記載の試作支援装置は、互いにバス接続された複数のバス接続用コネクタを有するバス装置と、このバス装置に接続されるIC搭載用基板とを備え、IC搭載用基板が、バス接続用コネクタと結合するためのバス装置接続用コネクタと、ICを挿すためのICソケットと、一部の入出力端子がICソケットの全ての端子にそれぞれ接続され、他の入出力端子がバス装置接続用コネクタの端子に接続された、結線と論理がプログラム可能なプログラマブルICとを有するものである。

【0009】この試作支援装置では、IC搭載用基板の 接地ソケットと、他の装置との接続のための装置接続用ICソケットに任意のICを挿し、IC搭載用基板をバ 50 コネクタと、この装置接続用コネクタの端子に接続され

ス装置に接続し、プログラマブルICの結線と論理をプログラムすることによってICを用いた任意の装置を試作することが可能になる。

【0010】請求項2記載の試作支援装置は、請求項1記載の試作支援装置において、IC搭載用基板が、ICソケットに隣り合うように配置され、ICソケットの端子に接続された端子を含む補助ソケットと、電源に接続された電源ソケットと、接地された接地ソケットとを更に有するものである。

【0011】この試作支援装置では、補助ソケットと、電源ソケットおよび接地ソケットとを接続することによって、ICソケットに挿したICに電源を与えることが可能になる。

【0012】請求項3記載の試作支援装置は、請求項1記載の試作支援装置において、IC搭載用基板が、ICソケットに隣り合うように配置され、ICソケットの端子に接続された端子を含む第1の補助ソケットと、電源に接続された電源ソケットと、接地された接地ソケットと、他の装置との接続のための装置接続用コネクタと、この装置接続用コネクタの端子に接続された端子を含む第2の補助ソケットと、この第2の補助ソケットに隣り合うように配置され、ICソケットの端子に接続された端子を含む第3の補助ソケットとを更に有するものである。

【0013】この試作支援装置では、装置接続用コネクタに他の装置を接続し、第2の補助ソケットと第3の補助ソケットとを接続することにより、ICソケットに挿したICと他の装置との接続が可能になる。

【0014】請求項4記載の試作支援装置は、請求項1ないし3のいずれか1に記載の試作支援装置において、IC搭載用基板が、ICソケットに並列に接続され、ICソケットと異なる形状の第2のICソケットを更に有するものである。

【0015】この試作支援装置では、ICソケットと第2のICソケットとによって、複数の形状のICに対応可能になる。

【0016】請求項5記載の試作支援装置は、互いにバス接続された複数のバス接続用コネクタを有するバス装置と、このバス装置に接続されるIC搭載用基板とを備え、IC搭載用基板が、バス接続用コネクタと結合するためのバス装置接続用コネクタと、ICを挿すための第1のICソケットと、一部の入出力端子が第1のICソケットの全ての端子にそれぞれ接続され、他の入出力端子がバス装置接続用コネクタの端子に接続された、結線と論理がプログラム可能なプログラマブルICと、第1のICソケットに隣り合うように配置され、第1のICソケットの端子に接続された端子を含む第1の補助ソケットと、電源に接続された電源ソケットと、接地された接地ソケットと、他の装置との接続のための装置接続用コネクタと、この装置接続用コネクタの端子に接続され

30

た端子を含む第2の補助ソケットと、この第2の補助ソケットに隣り合うように配置され、第1のICソケットの端子に接続された端子を含む第3の補助ソケットと、ICを挿すための第2のICソケットと、この第2のICソケットに隣り合うように配置され、第2のICソケットの端子に接続された端子を含む第4の補助ソケットとを有するものである。

【0017】この試作支援装置では、IC搭載用基板の第1のICソケットに任意のICを挿し、第2のICソケットに他のICを挿し、IC搭載用基板をバス装置に 10接続し、プログラマブルICの結線と論理をプログラムすることによって複数のICを用いた任意の装置を試作することが可能になる。また、第1の補助ソケットおよび接地ソケットとを接続することによって、第1のICソケットに挿したICとに電源を与えることが可能になる。また、装置接続用コネクタに他の装置を接続し、第3の補助ソケットあるいは第4の補助ソケットと第2の補助ソケットとを接続することにより、第1のICソケットに挿したICあるいは第2 20のICソケットに挿したICあるいは第2 20のICソケットに挿したICと他の装置との接続が可能になる。

【0018】請求項6記載の試作支援装置は、請求項5記載の試作支援装置において、IC搭載用基板が、第1のICソケットに並列に接続され、第1のICソケットと異なる形状の第3のICソケットを更に有するものである。

【0019】この試作支援装置では、第1のICソケットと第3のICソケットとによって、複数の形状のICに対応可能になる。

【0020】請求項7記載の試作支援装置は、請求項3ないし6のいずれか1に記載の試作支援装置において、IC搭載用基板が、第2の補助ソケットに隣り合うように配置され、接地された第2の接地ソケットを更に有するものである。

【0021】この試作支援装置では、第2の補助ソケットと第2の接地ソケットとを接続することによって、ノイズ対策のための接地が可能になる。

【0022】請求項8記載の試作支援装置は、請求項1ないし7のいずれか1に記載の試作支援装置において、プログラマブルICが複数設けられ、これら複数のプログラマブルICはバス装置接続用コネクタやICソケットへの接続を分担し、バス装置接続用コネクタやICソケットに接続していない互いの入出力端子同士が接続されているものである。

【0023】この試作支援装置では、1つのプログラマブルICの入出力端子の数がバス装置接続用コネクタやICソケットの端子に比べて少ない場合に、複数のプログラマブルICで、バス装置接続用コネクタやICソケットへの接続を分担することが可能になる。

【0024】請求項9記載の試作支援装置は、請求項1ないし8のいずれか1に記載の試作支援装置において、プログラマブルICを、フィールド・プログラマブル・ゲート・アレイとしたものである。

【0025】請求項10記載の試作支援装置は、請求項1ないし8のいずれか1に記載の試作支援装置において、プログラマブルICを、プログラマブル・ロジック・デバイスとしたものである。

【0026】請求項11記載の試作支援装置は、請求項1ないし10のいずれか1に記載の試作支援装置において、バス装置の複数のバス接続用コネクタのうち、少なくとも一つのバス接続用コネクタが、その接続方向が他のバス接続用コネクタの接続方向に対して直角方向になるように配置されているものである。

【0027】この試作支援装置では、バス装置の複数のバス接続用コネクタに接続する複数のIC搭載用基板のうちの少なくとも一つを他のIC搭載用基板に対して直角方向に配置することが可能になり、デバッグや調整が容易になる。

20 【0028】請求項12記載の試作支援装置は、請求項 11記載の試作支援装置において、バス装置が、各バス 接続用コネクタの接続方向に合わせたIC搭載用基板案 内用のガイドレールを更に有するものである。

【0029】この試作支援装置では、IC搭載用基板を ガイドレールに沿って案内して、バス装置のバス接続用 コネクタに接続することができ、バス装置に対するIC 搭載用基板の接続が容易になる。

【0030】請求項13記載のIC搭載用基板は、互いにバス接続された複数のバス接続用コネクタを有するバス装置と、このバス装置に接続されるIC搭載用基板とを備えた試作支援装置に用いられ、バス接続用コネクタと結合するためのバス装置接続用コネクタと、ICを挿すためのICソケットと、一部の入出力端子がICソケットの全ての端子にそれぞれ接続され、他の入出力端子がバス装置接続用コネクタの端子に接続された、結線と論理がプログラム可能なプログラマブルICとを備えたものである。

【0031】このIC搭載用基板では、ICソケットに任意のICを挿し、IC搭載用基板をバス装置に接続 40 し、プログラマブルICの結線と論理をプログラムすることによってICを用いた任意の装置を試作することが可能になる。

【0032】請求項14記載のIC搭載用基板は、請求項13記載のIC搭載用基板において、ICソケットに隣り合うように配置され、ICソケットの端子に接続された端子を含む補助ソケットと、電源に接続された電源ソケットと、接地された接地ソケットとを更に備えたものである。

【0033】このIC搭載用基板では、補助ソケットと 50 電源ソケットおよび接地ソケットとを接続することによ って、ICソケットに挿したICに電源を与えることが可能になる。

【0034】請求項15記載のIC搭載用基板は、請求項13記載のIC搭載用基板において、ICソケットに隣り合うように配置され、ICソケットの端子に接続された端子を含む第1の補助ソケットと、電源に接続された電源ソケットと、接地された接地ソケットと、他の装置との接続のための装置接続用コネクタと、この装置接続用コネクタの端子に接続された端子を含む第2の補助ソケットと、この第2の補助ソケットに隣り合うように 10配置され、ICソケットの端子に接続された端子を含む第3の補助ソケットとを更に備えたものである。

【0035】このIC搭載用基板では、装置接続用コネクタに他の装置を接続し、第2の補助ソケットと第3の補助ソケットとを接続することにより、ICソケットに挿したICと他の装置との接続が可能になる。

【0036】請求項16記載のIC搭載用基板は、請求項13ないし15のいずれか1に記載のIC搭載用基板において、ICソケットに並列に接続され、ICソケットと異なる形状の第2のICソケットを更に備えたもの 20である。

【0037】このIC搭載用基板では、ICソケットと 第2のICソケットとによって、複数の形状のICに対 応可能になる。

【0038】請求項17記載のIC搭載用基板は、互い にバス接続された複数のバス接続用コネクタを有するバ ス装置と、このバス装置に接続されるIC搭載用基板と を備えた試作支援装置に用いられ、バス接続用コネクタ と結合するためのバス装置接続用コネクタと、ICを挿 すための第1のICソケットと、一部の入出力端子が第 30 1の I Cソケットの全ての端子にそれぞれ接続され、他 の入出力端子がバス装置接続用コネクタの端子に接続さ れた、結線と論理がプログラム可能なプログラマブル I Cと、第1のICソケットに隣り合うように配置され、 第1のICソケットの端子に接続された端子を含む第1 の補助ソケットと、電源に接続された電源ソケットと、 接地された接地ソケットと、他の装置との接続のための 装置接続用コネクタと、この装置接続用コネクタの端子 に接続された端子を含む第2の補助ソケットと、この第 2の補助ソケットに隣り合うように配置され、第1のⅠ 40 Cソケットの端子に接続された端子を含む第3の補助ソ ケットと、ICを挿すための第2のICソケットと、こ の第2の I Cソケットに隣り合うように配置され、第2 のICソケットの端子に接続された端子を含む第4の補 助ソケットとを備えたものである。

【0039】このIC搭載用基板では、第1のICソケットに任意のICを挿し、第2のICソケットに他のICを挿し、IC搭載用基板をバス装置に接続し、プログラマブルICの結線と論理をプログラムすることによって複数のICを用いた任意の装置を試作することが可能50

になる。また、第1の補助ソケットおよび第4の補助ソケットと電源ソケットおよび接地ソケットとを接続することによって、第1のIСソケットに挿したICと第2のIСソケットに挿したICとに電源を与えることが可能になる。また、装置接続用コネクタに他の装置を接続し、第3の補助ソケットあるいは第4の補助ソケットと第2の補助ソケットとを接続することにより、第1のICソケットに挿したICあるいは第2のICソケットに挿したICと他の装置との接続が可能になる。

10

【0040】請求項18記載のIC搭載用基板は、請求項17記載のIC搭載用基板において、第1のICソケットに並列に接続され、第1のICソケットと異なる形状の第3のICソケットを更に備えたものである。

【0041】このIC搭載用基板では、第1のICソケットと第3のICソケットとによって、複数の形状のICに対応可能になる。

【0042】請求項19記載のIC搭載用基板は、請求項15ないし18のいずれか1に記載のIC搭載用基板において、第2の補助ソケットに隣り合うように配置され、接地された第2の接地ソケットを更に備えたものである。

【0043】 この I C 搭載用基板では、第2の補助ソケットと第2の接地ソケットとを接続することによって、ノイズ対策のための接地が可能になる。

【0044】請求項20記載のIC搭載用基板は、請求項13ないし19のいずれか1に記載のIC搭載用基板において、プログラマブルICが複数設けられ、これら複数のプログラマブルICはバス装置接続用コネクタやICソケットへの接続を分担し、バス装置接続用コネクタやICソケットに接続していない互いの入出力端子が接続されているものである。

【0045】このIC搭載用基板では、1つのプログラマブルICの入出力端子の数がバス装置接続用コネクタやICソケットの端子に比べて少ない場合に、複数のプログラマブルICで、バス装置接続用コネクタやICソケットへの接続を分担することが可能になる。

【0046】請求項21記載のIC搭載用基板は、請求項13ないし20のいずれかIに記載のIC搭載用基板において、プログラマブルICを、フィールド・プログラマブル・ゲート・アレイとしたものである。

【0047】請求項22記載のIC搭載用基板は、請求項13ないし20のいずれか1に記載のIC搭載用基板において、プログラマブルICを、プログラマブル・ロジック・デバイスとしたものである。

【0048】請求項23記載のバス装置は、コネクタ、ICを挿すためのICソケット、および、一部の入出力端子がICソケットの全ての端子にそれぞれ接続され、他の入出力端子がコネクタの端子に接続された、結線と論理がプログラム可能なプログラマブルICを有するIC搭載用基板と、複数のIC搭載用基板のコネクタ同士

をバス接続するためのバス装置とを備えた試作支援装置 に用いられ、互いにバス接続され、それぞれIC搭載用 基板のコネクタと結合するための複数のバス接続用コネ クタを備え、この複数のバス接続用コネクタのうち、少 なくとも一つのバス接続用コネクタは、その接続方向が 他のバス接続用コネクタの接続方向に対して直角方向に なるように配置されているものである。

【0049】このバス装置では、バス装置の複数のバス 接続用コネクタに接続する複数のIC搭載用基板のうち の少なくとも一つを他の I C 搭載用基板に対して直角方 10 向に配置することが可能になり、デバッグや調整が容易 になる。

【0050】請求項24記載のバス装置は、請求項23 記載のバス装置において、各バス接続用コネクタの接続 方向に合わせた I C 搭載用基板案内用のガイドレールを 更に備えたものである。

【0051】このバス装置では、IC搭載用基板をガイ ドレールに沿って案内して、バス装置のバス接続用コネ クタに接続することができ、バス装置に対するIC搭載 用基板の接続が容易になる。

[0052]

【実施例】以下、本発明の実施例について図面を参照し て詳細に説明する。

【0053】図1は本発明の第1の実施例に係る試作支 援装置の外観を示す斜視図、図2は図1におけるIC搭 ブロック図である。これらの図に示すように、本実施例 の試作支援装置は、バス装置10と、このバス装置10 に接続されるIC搭載用基板20とを備えている。バス 装置10は、複数、例えば3つのコネクタ11と、これ 30 らのコネクタ11を互いにバス接続するバス配線BUS $1 \sim B U S m$ を有するバス基板 1 2 とを備えている。 I C搭載用基板20は、バス装置10のコネクタ11と結 合するためのコネクタ21と、ユーザが任意のディジタ ルICを挿すためのICソケット23と、一部の入出力 端子がICソケット23の全ての端子にそれぞれ接続さ れ、他の入出力端子がコネクタ21の端子に接続された FPGA (フィールド・プログラマブル・ゲート・アレ イ;Field Programmable Gate Array)22とを備えて いる。FPGA22は、内部の結線と論理がユーザの手 40 元で自由にプログラム可能なプログラマブルICであ

【0054】図2に示したように、IC搭載用基板20 のコネクタ21はIC搭載用基板20の長手方向の端部 に設けられ、バス装置10のコネクタ11とIC搭載用 基板20のコネクタ21の接続方向はバス基板12に対 して直角方向であり、IC搭載用基板20をバス装置1 Oに接続した状態では、図1に示したように、IC搭載 用基板20は垂直になる。

である。バス装置10の複数のコネクタ11は、m本の バス配線BUS1~BUSmによって互いにバス接続さ れている。

【0056】図5は図1におけるIC搭載用基板20の 回路図である。IC搭載用基板20のコネクタ21のm 本のピンは、FPGA22の入出力端子IOa1~IO amと配線で結ばれている。ICソケット23のn本の ピンは、FPGA22の入出力端子IOb1~IObn と配線で結ばれている。ここで、ICソケット23の全 てのピンがFPGA22の入出力端子と結ばれている。 これは、ICソケット23に挿す任意のICがどのよう なICであっても対応できるようにするためである。I Cのどのピンにどういった信号を割り振るかは、ICに よってまちまちである。

【0057】図6は図1におけるFPGA22の構造の 一例を示すブロック図である。この図に示す例では、F PGA22は、規則正しく配列された多数の論理ブロッ ク(A~I)31と、隣接する論理ブロック31間に設 **けられたクロスポイントスイッチ32と、四方のクロス** 20 ポイントスイッチ32の任意の端子間を接続するスイッ チマトリックス33とを備えている。クロスポイントス イッチ32は、四方の入出力端子321間の接続関係を 任意に設定することができるようになっている。 図6で は、論理ブロックAの端子OUT2と論理ブロックEの 端子a2とを、クロスポイントスイッチ32とスイッチ マトリックス33を介して接続している例を示してい

【0058】図7は図6における論理ブロック31の構 成の一例を示すブロック図である。この図に示す例で は、論理ブロック31は、ルックアップテーブル311 とセレクタ312とフリップフロップ313とスリース テートバッファ314、315とを備えている。ルック アップテーブル311の3つの入力端子は論理ブロック 31の入力端子a1~a3に接続され、ルックアップテ ーブル311の出力端子はスリーステートバッファ31 4の入力端子に接続されていると共に、セレクタ312 の一方の入力端子に接続されている。セレクタ312の 他方の入力端子は論理ブロック31の入力端子 b に接続 されている。セレクタ312の切り換えのための制御入 力端子は論理ブロック31の入力端子 c に接続されてい る。セレクタ312の出力端子はフリップフロップ31 3の入力端子Dに接続され、フリップフロップ313の 出力端子はスリーステートバッファ315の入力端子に 接続されている。フリップフロップ313のクロック入 力端子は論理ブロック31のクロック入力端子CLKに 接続されている。スリーステートバッファ314、31 5の各出力制御入力端子はそれぞれ論理ブロック31の 入力端子OE1, OE2に接続されている。スリーステ ートバッファ314,315の各出力端子はそれぞれ論 【0055】図4は図1におけるバス装置10の回路図 50 理ブロック31の出力端子OUT1, OUT2に接続さ れている。ルックアップテーブル311は、3つの入力 の組合せに対して出力を任意に定義することができる。 ルックアップテーブル311の内容やセレクタ312の 切り換えのための情報は、論理ブロック31内に配置さ れている図示しないヒューズやROMあるいはSRAM (スタティックRAM) によって保持されるようになっ ている。そして、外部からこの内容を設定することによ り、論理ブロック31の機能をプログラムすることがで きるようになっている。

【0059】図8は図6におけるクロスポイントスイッ 10 チ32の構成の一例を示すブロック図である。この図に 示す例では、クロスポイントスイッチ32は、端子a1 1~a13と端子c11~c13を結ぶ配線と、端子b 11~b13と端子d11~d13を結ぶ配線と、各配 線の交差する点に設けられ、交差する配線を接続可能な スイッチS1~S9と、各スイッチS1~S9の制御端 子に接続され、各スイッチ S1~ S9のオン、オフの情 報を記憶した記憶素子(ヒューズやROMあるいはSR AM) M1~M9とを備えている。このクロスポイント スイッチ32では、例えば、スイッチS7を閉じること 20 によって端子a 13, c 13と端子b 11, d 11が結 ばれる。そして、外部からスイッチS1~S9のオン、 オフを、記憶素子M1~M9に設定することにより、複 数の論理ブロック31間の端子の接続関係をプログラム することができるようになっている。

【0060】図9は図6におけるスイッチマトリックス 33の構成の一例を示すブロック図である。この図に示 す例では、スイッチマトリックス33は、各端子a21 $\sim a 23$, $b 21 \sim b 23$, $c 21 \sim c 23$, $d 21 \sim$ を介して結んだものである。なお、図9では、端子b2 1からの接続のみを示し、他を省略している。各スイッ チ331のオン、オフは、スイッチマトリックス33内 に設けられた図示しない記憶素子(ヒューズやROMあ るいはSRAM)によって設定されるようになってお り、外部から各スイッチ331のオン、オフを、記憶素 子に設定することにより、複数の論理ブロック31間の 端子の接続関係をプログラムすることができるようにな っている。

【0061】図10は図5に示したFPGA22の結線 40 と論理のプログラムの一例を示す説明図である。FPG A22は、入出力端子IOa1~IOam, IOb1~ IObn間を自由に結線することができ、また、結線の 間に論理回路を入れることもできる。図10に示す例で は、入出力端子IOa2からIOb3へバッファ41を 介して接続し、入出力端子IObiからIOa1へバッ ファ42を介して接続し、アンドゲート43によって入 出力端子 I O a i と I O a i+2 の論理積をとって入出力 端子 I O b j+1 へ出力している。このような結線と論理 の指示は、電源投入時に外部からFPGA22のプログ 50

ラム端子に結線および論理データを入れることにより行 われる。結線および論理データは、例えば、パーソナル コンピュータ上のスクリーンエディタを使ってソースプ ログラムを作り、このソースプログラムをFPGA専用 のコンパイラにかけることにより作成することができ る。従って、ソースプログラムを変更することにより、 FPGA22の結線および論理を変更することができ

14

【0062】次に、マイクロコンピュータを試作する場 合を例にとり、本実施例の試作支援装置の作用について 説明する。

【0063】図11は本実施例の試作支援装置を用いて 試作するマイクロコンピュータの構成を示す回路図であ る。このマイクロコンピュータは、СРU51として2 80 (米国ザイログ社の商標)と、PROM (プログラ マブルROM) 52としての27256と、負論理のア ンドゲート53としてのSN74LS32とによって構 成されている。なお、クロック回路、リセット回路等の 周辺回路は省略している。CPU51のピンD0~D7 はPROM52のピンD0~D7に接続され、CPU5 1のピンAO~A14はPROM52のピンAO~A1 4に接続され、CPU51のピンA15はPROM52 のピンCE* ("* " は負論理であることを表す。) に 接続されている。CPU51のピンMREQ゛とピンR D* は負論理のアンドゲート53の各入力端子に接続さ れ、負論理のアンドゲート53の出力端子(信号名ME M RD') はPROM52のピンOE'に接続されて いる。

図11において、

CPU51とPROM52の各 ピンの外側に記してある数字は、IC搭載用基板20に d 2 3 毎に、自身と他の全ての端子とをスイッチ331 30 挿す場合の I Cソケット23のピン番号を表している。 【0064】以下、本実施例の試作支援装置を用いて図 11に示したマイクロコンピュータを試作する場合の組 み立て、バス配線BUS1~BUSmへの信号の割り当 て、FPGA22のプログラム、マイクロコンピュータ の動作について順に説明する。

【0065】(1)組み立て

1枚のIC搭載用基板20のICソケット23には、C PU51としてのZ80を挿す。他のIC搭載用基板2 OのICソケット23には、PROM52としての27 256を挿す。PROM52としての27256には、 適宜の方法で、CPU51としての280で実行するプ ログラムが書き込まれているものとする。この2枚のI C搭載用基板20の各コネクタ21を、バス装置10の 2つのコネクタ11に挿し、それぞれコネクタ21とコ ネクタ11を結合させる。この結合により、バス装置1 Oのバス配線BUS1~BUSmを介して、2枚のIC 搭載用基板20のコネクタ21の同一番号のピンは互い に接続される。図1は、以上の組み立てが完了した状態

【0066】(2)バス配線BUS1~BUSmへの信

号の割り当て

試作支援装置を用いて試作するマイクロコンピュータで は、CPU51のピンとPROM52のピンとをFPG A22とバス装置10を介して接続する。ここで、CP U51やPROM52の信号をピン番号通りにコネクタ 21に出したのでは、CPU51とPROM52の間は 図11に示した回路図のようには接続されない。そこ で、СРИ51を挿したІС搭載用基板20のコネクタ 21と、PROM52を挿したIC搭載用基板20のコ ネクタ21の同一番号のピンは、互いにバス装置10を 10 介して接続されることを考慮し、C.PU51とPROM 52の間が図11に示した回路図の通りに接続されるよ うに、各FPGA22内部の結線と論理をプログラムす る。そのため、図12に示すように、各IC搭載用基板 20のコネクタ21のピンおよびバス装置10のバス配 線BUS1~BU25に、信号A0~A15, D0~D 7, MEM_RD を割り当てる。

【0067】(3) FPGAのプログラム 各IC搭載用基板20上のIC、すなわち、2つのFP GA22とCPU51とPROM52には、適宜の方法 20 で電源を供給する。また、FPGA22のプログラム端 子に結線および論理データを入れることで、2つのFP GA22のプログラムを行う。

【0068】図13および図14はCPU51としての Z80を挿したIC搭載用基板20のFPGA22のプ ログラムの内容を示したものである。これらの図におい て、バス配線、割当信号名、コネクタピン番号は図12 と同じものである。CPU51を挿したIC搭載用基板 20のFPGA22では、FPGA22の端子IOb3 O~IOb40, IOb1~IOb5から端子IOa1 30 ~ I O a 1 6 へ、それぞれバッファ 6 1 を介して接続 し、端子IOa17~IOa24と端子IOb14, I Ob15, IOb12, IOb8, IOb7, IOb 10b10, IOb13間は、それぞれ双方向バッ ファ62を介して接続している。FPGA22の端子I Ob21は、各双方向バッファ62の端子IOb14~ IOb13側から端子IOa17~IOa24側へ信号 を出力するバッファの制御端子に接続していると共に、 ノットゲート63の入力端子に接続している。ノットゲ ート63の出力端子は、各双方向バッファ62の端子 I Oa17~IOa24側から端子IOb14~IOb1 3側へ信号を出力するバッファの制御端子に接続してい る。FPGA22の端子IOb21, IOb19は負論 理のアンドゲート64の各入力端子に接続し、負論理の アンドゲート64の出力端子はFPGA22の端子IO a 2 5 に接続している。負論理のアンドゲート 6 4 は図 11における負論理のアンドゲート53に対応するもの である。

【0069】図15および図16はPROM52として 線や論理を変更することができるので、回路の修正がの27256を挿したIC搭載用基板20のFPGA2 50 易である。また、FPGA22やIC搭載用基板20

2のプログラムの内容を示したものである。これらの図 において、バス配線、割当信号名、コネクタピン番号は 図12と同じものである。PROM52を挿したIC搭 載用基板20のFPGA22では、FPGA22の端子 IOa1~IOa15から端子IOb10~IOb3, IOb 25, IOb 24, IOb 21, IOb 23, I Ob 2、IOb 26、IOb 27へバッファ 65を介し て接続している。また、FPGA22内部に標準TTL (トランジスタ・トランジスタ・ロジック) のLS24 5に相当する双方向バスバッファ66を構成し、FPG A 2 2 の端子 I O a 1 7 ~ I O a 2 4 を双方向バスバッ ファ66の入出力端子A1~A8に接続し、FPGA2 2の端子IOb11~IOb13, IOb15~IOb 19を双方向バスバッファ66の入出力端子B1~B8 に接続している。また、FPGA22の端子IOa1 6. IOa25をそれぞれバッファ67,68の入力端 子に接続し、バッファ67の出力端子を双方向バスバッ ファ66のイネーブル、ディセーブルを制御する制御端 子GとFPGA22の端子IOb20に接続し、バッフ ァ68の出力端子を双方向バスバッファ66の信号の入 出力方向を制御する制御端子DIRとFPGA22の端 子IOb22に接続している。

16

【0070】 このように、CPU51を挿した I C搭載 用基板 200 F P G A 22 と、 P R O M 52 を挿した I C 搭載 用基板 200 F P G A 22 の結線と論理を図 13 ないし図 16 に示したようにプログラムすることにより、CPU51 と P R O M 52 の間を図 11 に示した回路図の通りに接続することができる。

【0071】(4)マイクロコンピュータの動作 適宜の方法で、CPU51のリセットを解除し、CPU 51の動作をスタートさせると、CPU51は、PRO M52から命令を読み込み、その命令に従って動作す る。

【0072】以上説明したように本実施例によれば、任 意のICをIC搭載用基板20のICソケット23に挿 し、IC搭載用基板20をバス装置10に挿し、エディ タでFPGA22のプログラムを作成し、コンパイル し、FPGA22をプログラムすることにより、ICを 用いた装置を試作することができるので、短い時間でデ ィジタル回路およびマイクロコンピュータ応用回路を試 作することが可能となる。しかも、試作のためにプリン ト基板を新たに作成する方法や、半田付けやラッピング 接続による配線を行うのに比べて短い時間で済むと共 に、安価である。また、信頼性の落ちるジャンパ線での 接続は少量で済み、全体をジャンパ線で接続する方式の ブレッドボードによる試作に比べて信頼性が高くなる。 【0073】また、本実施例によれば、FPGA22の プログラムをエディタで修正すると、FPGA22の結 線や論理を変更することができるので、回路の修正が容 は、プログラムやICを入れ換えて何度でも使うことができる。

【0074】また、本実施例によれば、IC搭載用基板20が複数に別れてモジュール化され、使用時は立体構造をとるため、1枚の大きなプリント基板にFPGAやICソケットを数多く並べる方法に比べて、面積をとらず、バス配線の長さも短くて済む。

【0075】また、本実施例によれば、複数のICをバスで接続する装置の試作も可能になる。

【0076】次に、図17ないし図33を用いて、本発 10 明の第2の実施例について説明する。本実施例は、第1 の実施例に比べて、より具体的にそして、より使い易くしたものである。

【0077】図17は本発明の第2の実施例に係る試作 支援装置の外観を示す斜視図である。本実施例における バス装置10は、複数、例えば4つのコネクタ11a, 11a, 11a, 11bと、これらのコネクタ11a, 11a, 11a, 11bを互いにバス接続するバス配線 を有するバス基板12と、このバス基板12の一方の側 ド用板13に設けられた4つのガイドレール14a, 1 4 a, 1 4 a, 1 4 b とを備えている。バス基板12の 外側寄りの3つのコネクタ11aはIC搭載用基板20 のコネクタ21との接続方向がバス基板12に対して垂 直方向であり、バス基板12の中央側の他の1つのコネ クタ11 bは I C 搭載用基板20のコネクタ21との接 続方向がバス基板12に対して平行な方向になってい る。ガイドレール14 a は、I C 搭載用基板20をコネ クタ11aに挿す際にIC搭載用基板20を案内するも のであり、ガイドレール14bは、IC搭載用基板20 をコネクタ11 bに挿す際にIC搭載用基板20を案内 するものである。IC搭載用基板20をコネクタ11a に挿す場合には、IC搭載用基板20をガイドレール1 4 aに沿って、バス基板12に対して垂直方向に挿す。 I C 搭載用基板 2 0 をコネクタ 1 1 b に挿す場合には、 IC搭載用基板20をガイドレール14bに沿って、バ ス基板12に対して平行な方向に挿す。

【0078】図18は図17におけるIC搭載用基板20の平面図である。本実施例におけるIC搭載用基板20は、バス装置10のコネクタ11(11a,11bを40代表する。)と結合するためのコネクタ211と、内部の結線と論理を自由にプログラム可能なFPGA22と、ユーザが任意のICを挿すためのICソケット231、232、233と、他のIC搭載用基板20等の他の装置との接続のための装置接続用コネクタ212とを備えている。IC搭載用基板20は、更に、ICソケット231に隣り合うように配置され、ジャンパ線を挿すための第1の補助ソケットとしての丸ピンソケット241、242と、コネクタ212に隣り合うように配置された第2の補助ソケットとしての丸ピンソケット245

と、この丸ピンソケット244に隣り合うように配置され、丸ピンソケット244との間で互いに短絡ピンで接続するための第3の補助ソケットとしての丸ピンソケット243と、ICソケット232に隣り合うように配置され、ジャンパ線を挿すための第4の補助ソケットとしての丸ピンソケット245,246と、ICソケット233に隣り合うように配置され、ジャンパ線を挿すための第4の補助ソケットとしての丸ピンソケット247,248,249,2410とを備えている。IC搭載用基板20は、更に、電源に接続され、丸ピンソケットで構成された電源ソケット251と、接地され、丸ピンソケットで構成された接地ソケット252とを備えてい

【0080】図20は図19におけるコネクタ211、ICソケット231、丸ピンソケット241~243とFPGA22との接続関係を示す回路図である。コネクタ211のm本のピンはFPGA22の入出力端子IO a1~IO amと配線で結ばれている。ICソケット231のピン1~nはFPGA22の入出力端子IO b1~IO bnと配線で結ばれている。また、ICソケット231のピン1~n/2は丸ピンソケット241のピン1~n/2と配線で結ばれ、ICソケット231のピン1~n/2と配線で結ばれている。丸ピンソケット243のピン1~pはFPGA22の入出力端子IOb1~IObpと配線で結ばれている。

【0081】図21は図19におけるコネクタ211、ICソケット231、丸ピンソケット241~243、FPGA22以外の配線を示す回路図である。コネクタ212のp本のピンは丸ピンソケット244のピン1~pと配線で結ばれている。ICソケット232のピン1~q/2は丸ピンソケット245のピン1~q/2と配線で結ばれ、ICソケット232のピン1~q/2と配線で結ばれている。ICソケット233のピン1~q/2と配線で結ばれている。ICソケット233のピン1~q/2と配線で結ばれ、ICソケット233のピン1~q/2と配線で結ばれ、ICソケット233のピン1~q/2と配線で結ばれ、ICソケット233のピン1~q/2と配線で結ばれ、ICソケット233のピン1~q/2と配線で結ばれている。電源ソケット251のピン1~rは+5Vの電源に接続され、接地ソケット252のピン1~rは接地されている。

0 【0082】次に、マイクロコンピュータを試作する場

合を例にとり、本実施例の試作支援装置の作用について 説明する。

19

【0083】図22および図23は本実施例の試作支援 装置を用いて試作するマイクロコンピュータの構成を示 す回路図である。このマイクロコンピュータは、CPU 51としてZ80と、PROM52としての27256 と、SRAM71としての6264と、パラレルインタ フェースIC72としての8255とを備えている。C PU51のクロック入力ピンCLKには水晶発振モジュ ール73が接続されている。СРU51のリセット入力 10 ルインタフェースIC72の各ピンの外側に記してある ピンRESET にはリセット回路74が接続されてい る。リセット回路74は、抵抗器741とリセットスイ ッチ742とダイオード743とコンデンサ744とで 構成されている。抵抗器741の一端には電源電圧VC Cが印加され、抵抗器741の他端はリセットスイッチ 742の一端に接続され、リセットスイッチ742の他 端は接地されている。抵抗器741の両端間には、カソ ードが電源電圧側となるようにダイオード743が接続 され、リセットスイッチ742の両端間には、正極が電 源電圧側となるようにコンデンサ744が接続されてい 20 る。抵抗器741とリセットスイッチ742の接続点 は、CPU51のリセット入力ピンRESET に接続 されていると共に、ノットゲート75を介してパラレル インタフェースIC72のリセット入力ピンRESET に接続されている。

[0084] CPU51のピンD0~D7は、PROM 52のピンD0~D7と、SRAM71のピンD0~D 7と、パラレルインタフェースIC72のピンD0~D 7とに接続されている。CPU5IのピンA0~A14 はPROM52のピンA0~A14に接続され、CPU 30 51のピンA15はPROM52のピンCE^{*} に接続さ れている。CPU51のピンA0~A12はSRAM7 1のピンA0~A12に接続され、CPU51のピンA 15はノットゲート76を介してSRAM71のピンC S1^{*} に接続されている。CPU51のピンA0~A2 はパラレルインタフェース [C 7 2 のピン A 0, A 1, CS* に接続されている。

【OO85】CPU51のピンMREQ とピンRD は自論理のアンドゲート77の各入力端子に接続され、 自論理のアンドゲート77の出力端子(信号名MEM_ RD*)はPROM52のピンOE*とSRAM71の ピンOE^{*} とに接続されている。CPU51のピンMR EO* とピンWR* は負論理のアンドゲート78の各入 力端子に接続され、負論理のアンドゲート78の出力端 子(信号名MEM_WR*)はSRAM71のピンWE に接続されている。CPU51のピンIORQ とピ ンRD^{*} は負論理のアンドゲート79の各入力端子に接 続され、負論理のアンドゲート79の出力端子(信号名 IO_RD')はパラレルインタフェースIC72のピ ンRD* に接続されている。CPU51のピンIORQ 50

*とピンWR*は負論理のアンドゲート80の各入力端 子に接続され、負論理のアンドゲート80の出力端子 (信号名 I O__W R*) はパラレルインタフェース I C 72のピンWR^{*} に接続されている。

【0086】パラレルインタフェースIC72のピンP A0~PA7はポート81のピン2, 4, …, 14, 1 6に接続され、ポート81のピン1, 3, …, 15, 1 7は接地されている。なお、図22および図23におい て、CPU51、PROM52、SRAM71、パラレ 数字は、IC搭載用基板20に挿す場合のICソケット 231のピン番号を表し、水晶発振モジュール73のピ ンの外側に記してある数字はICソケット232のピン 番号を表している。

【0087】以下、本実施例の試作支援装置を用いて図 22および図23に示したマイクロコンピュータを試作 する場合の配線および組み立て、バス配線 BUS1~B USmへの信号の割り当て、FPGA22のプログラ ム、マイクロコンピュータの動作および調整について順 に説明する。

【0088】(1)配線および組み立て まず、4枚のIC搭載用基板20のICソケット231 に、それぞれ、CPU51としてのZ80、PROM5

2としての27256、SRAM71としての626 4、パラレルインタフェースIC72としての8255 を挿す。PROM52としての27256には、適宜の 方法で、CPU51としてのZ80で実行するプログラ ムが書き込まれているものとする。

【0089】次に、図24に示すように、CPU51を 挿したIC搭載用基板20上で、CPU51の電源入力 ピンに対応する丸ピンソケット241のピン(ピン番号 11)と電源ソケット251のピンとをジャンパ線83 を介して接続し、CPU51の接地ピンに対応する丸ピ ンソケット242のピン(ピン番号29)と接地ソケッ ト252のピンとをジャンパ線83を介して接続する。 次に、CPU51の周辺回路であるクロック回路および リセット回路を作成する。すなわち、ICソケット23 2に水晶発振モジュール73を挿し、水晶発振モジュー ル73の電源入力ピンに対応する丸ピンソケット246 のピン(ピン番号14)と電源ソケット251のピンと をジャンパ線83を介して接続し、水晶発振モジュール 73の接地ピンに対応する丸ピンソケット245のピン (ピン番号7) と接地ソケット252のピンとをジャン パ線83を介して接続する。また、水晶発振モジュール 73の出力ピンに対応する丸ピンソケット246のピン (ピン番号8) と、СР U 5 1 のピン C L K に接続され た丸ピンソケット241のピン(ピン番号6)とをジャ ンパ線83を介して接続する。

【0090】また、ICを挿していないICソケット2 33の所定のピンに、リセット回路74を構成する抵抗 器741、リセットスイッチ742、ダイオード74 3、コンデンサ744を挿し、これらに接続された丸ピ ンソケット248、249のピンを図24に示すように ジャンパ線83で接続することにより、抵抗器741と ダイオード743の両端、リセットスイッチ742とコ ンデンサ744の両端を、それぞれ接続する。また、ダ イオード743とリセットスイッチ742に接続された 丸ピンソケット247のピン間をジャンパ線83で接続 することにより、抵抗器741およびダイオード743 と、リセットスイッチ742およびコンデンサ744と 10 を接続する。更に、抵抗器741に接続された丸ピンソ ケット2410のピンと電源ソケット251のピンとを ジャンパ線83を介して接続し、リセットスイッチ74 2に接続された丸ピンソケット2410のピンと接地ソ ケット252のピンとをジャンパ線83を介して接続す る。また、抵抗器741に接続された丸ピンソケット2 47のピンと、CPU51のピンRESET に接続さ れた丸ピンソケット242のピン(ピン番号26)とを ジャンパ線83を介して接続する。

【0091】次に、図25に示すように、パラレルイン 20 タフェースIC72を挿したIC搭載用基板20上で、パラレルインタフェースIC72の出力を外部の装置に送るため、パラレルインタフェースIC72のピンPA0~PA7に接続された丸ピンソケット243のピンと、これに隣接する丸ピンソケット244のピンとを短絡ピン84を介して接続する。

【0092】次に、図17に示したように、それぞれP ROM52、SRAM71、パラレルインタフェースI C72を挿した3枚のIC搭載用基板20を、ガイドレ ール14aに沿って案内して、各コネクタ211をバス 30 装置10のコネクタ11aに挿す。また、СРU51を 挿した1枚のIC搭載用基板20を、ガイドレール14 bに沿って案内して、コネクタ211をバス装置10の コネクタ11bに挿す。この結合により、バス装置10 のバス配線BUS1~BUSmを介して、4枚のIC搭 載用基板20のコネクタ211の同一番号のピンは互い に接続される。CPU51を挿したIC搭載用基板20 は水平に設置され、部品面が上にあるので、ジャンパ線 83の抜き挿し等のデバッグや、測定器のプローブ等を 回路に接触させて行う調整が行い易くなっている。ま た、CPU51を挿したIC搭載用基板20の隣に垂直 に立っている I C 搭載用基板 2 0 は、基板の半田面が見 えているので、半田面からのデバッグや調整が行い易く なっている。他のIC搭載用基板20を、CPU51を 挿したIC搭載用基板20と入れ換えれば、他のIC搭 載用基板20のデバッグや調整もできる。

【0093】(2)バス配線BUS1~BUSmへの信号の割り当て

試作支援装置を用いて試作するマイクロコンピュータでは、CPU51、PROM52、SRAM71、パラレ 50

ルインタフェースIC72の各ピンを、FPGA22と バス装置10を介して接続する。ここで、CPU51、 PROM52、SRAM71、パラレルインタフェース IC72の信号をピン番号通りにIC搭載用基板20の コネクタ211に出したのでは、CPU51、PROM 52、SRAM71、パラレルインタフェースIC72 の間は図22および図23に示した回路図のようには接 続されない。そこで、各IC搭載用基板20のコネクタ 211の同一番号のピンは、互いにバス装置10を介し て接続されることを考慮し、CPU51、PROM5 2、SRAM71、パラレルインタフェースIC72の 間が図22および図23に示した回路図の通りに接続さ れるように、各FPGA22内部の結線と論理をプログ ラムする。そのため、図26に示すように、各IC搭載 用基板20のコネクタ211のピンおよびバス装置10 のバス配線BUS1~BU29に、信号A0~A15, $D0\sim D7$, MEM_RD^* , $MEMWR^*$, IO_R D', IO_WR', RESETを割り当てる。 【0094】(3) FPGAのプログラム

各IC搭載用基板20上の4つのFPGA22には、適宜の方法で電源を供給する。各IC搭載用基板20上のCPU51等の他のICには、電源ソケット251に挿したジャンパ線83を通して電源が供給される。また、各FPGA22のプログラム端子に結線および論理データを入れることで、各FPGA22のプログラムを行う。

【0095】図27および図28はCPU51としての Z80を挿したIC搭載用基板20のFPGA22のプ ログラムの内容を示したものである。これらの図におい て、バス配線、割当信号名、コネクタピン番号は図26 と同じものである(図29~図33においても同様)。 CPU51を挿したIC搭載用基板20のFPGA22 では、FPGA22の端子IOb30~IOb40, I Ob1~IOb5から端子IOa1~IOa16へ、そ れぞれバッファ61を介して接続し、端子IOa17~ IOa24と端子IOb14, IOb15, IOb1 2, 1068, 1067, 1069, 10610, 10 b 1 3 間は、それぞれ双方向バッファ 6 2 を介して接続 している。FPGA22の端子IOb21は、各双方向 40 バッファ 6 2 の端子 I O b 1 4 ~ I O b 1 3 側から端子 IOa17~IOa24側へ信号を出力するバッファの 制御端子に接続していると共に、ノットゲート63の入 力端子に接続している。ノットゲート63の出力端子 は、各双方向バッファ62の端子IOa17~IOa2 4側から端子IOb14~IOb13側へ信号を出力す るバッファの制御端子に接続している。FPGA22の 端子IOb19, IOb21は負論理のアンドゲート8 5の各入力端子に接続し、負論理のアンドゲート85の 出力端子はFPGA22の端子IOa25に接続してい る。FPGA22の端子IOb19, IOb22は負論 理のアンドゲート86の各入力端子に接続し、負論理のアンドゲート86の出力端子はFPGA22の端子IOa26に接続している。FPGA22の端子IOb20、IOb21は負論理のアンドゲート87の出力端子はFPGA22の端子IOa27に接続している。FPGA22の端子IOa27に接続している。FPGA22の端子IOb20、IOb22は負論理のアンドゲート88の各入力端子に接続し、負論理のアンドゲート88の出力端子はFPGA22の端子IOa28に接続している。負論理のアンドゲート85~88は図22に10おける負論理のアンドゲート77~80に対応するものである。

23

【0096】図29および図30はPROM52として の27256を挿したIC搭載用基板20のFPGA2 2のプログラムの内容を示したものである。 PROM5 2を挿したIC搭載用基板20のFPGA22では、F PGA22の端子IOa1~IOa15から端子IOb 10~IOb3, IOb25, IOb24, IOb2 1, IOb23, IOb2, IOb26, IOb27^ バッファ65を介して接続している。また、FPGA2 20 2内部に標準TTLのLS245に相当する双方向バス バッファ66を構成し、FPGA22の端子IOa17 ~ I O a 2 4 を双方向バスバッファ 6 6 の入出力端子 A 1~A8に接続し、FPGA22の端子IOb11~I Ob13、IOb15~IOb19を双方向バスバッフ ァ66の入出力端子B1~B8に接続している。また、 FPGA22の端子IOa16, IOa25をそれぞれ バッファ67、68の入力端子に接続し、バッファ67 の出力端子を双方向バスバッファ66の制御端子GとF PGA22の端子IOb20に接続し、バッファ68の 30 出力端子を双方向バスバッファ66の制御端子DIRと FPGA22の端子IOb22に接続している。

【0097】図31および図32はSRAM71として の6264を挿したIC搭載用基板20のFPGA22 のプログラムの内容を示したものである。SRAM71 を挿したIC搭載用基板20のFPGA22では、FP GA22の端子IOa1~IOa13, IOa26から 端子IOb10~IOb3, IOb25, IOb24, IOb21, IOb23, IOb2, IOb27へバッ ファ90を介して接続している。また、FPGA22内 40 部に標準TTLのLS245に相当する双方向バスバッ ファ91を構成し、FPGA22の端子IOa17~I Oa24を双方向バスバッファ91の入出力端子A1~ A8に接続し、FPGA22の端子IOb11~IOb 13, IOb15~IOb19を双方向バスバッファ9 1の入出力端子B1~B8に接続している。また、FP GA22の端子IOa16をノットゲート92の入力端 子に接続し、ノットゲート92の出力端子を双方向バス バッファ66の制御端子GとFPGA22の端子IOb 20に接続している。また、FPGA22の端子IOa 50

25をバッファ93の入力端子に接続し、バッファ93 の出力端子を双方向バスバッファ91の制御端子DIR とFPGA22の端子IOb22に接続している。 【0098】図33はパラレルインタフェースIC72 としての8255を挿したIC搭載用基板20のFPG A22のプログラムの内容を示したものである。パラレ ルインタフェース I C 7 2を挿した I C 搭載用基板 2 0 のFPGA22では、FPGA22の端子IOa1, I Oa2, IOa28, IOa29から端子IOb9, I 0 b 8, I 0 b 3 6, I 0 b 3 5 ヘバッファ 9 4 を介し て接続している。また、FPGA22内部に標準TTL のLS245に相当する双方向バスバッファ95を構成 し、FPGA22の端子IOa17~IOa24を双方 向バスバッファ95の入出力端子A1~A8に接続し、 FPGA22の端子IOb34~IOb27を双方向バ スバッファ95の入出力端子B1~B8に接続してい る。また、FPGA22の端子IOa3をバッファ96 の入力端子に接続し、バッファ96の出力端子を双方向 バスバッファ95の制御端子GとFPGA22の端子Ⅰ Ob6に接続している。また、FPGA22の端子IO a 27をバッファ97の入力端子に接続し、バッファ9 7の出力端子を双方向バスバッファ95の制御端子DI RとFPGA22の端子IOb5に接続している。 【0099】 このように、CPU51、PROM52、 SRAM71、パラレルインタフェースIC72を挿し た各IC搭載用基板20のFPGA22の結線と論理を 図27ないし図33に示したようにプログラムすること により、CPU51、PROM52、SRAM71、パ ラレルインタフェースIC72の間を図22および図2 3に示した回路図の通りに接続することができる。 【0 1 0 0】(4)マイクロコンピュータの動作 CPU51を挿したIC搭載用基板20上のリセットス イッチ742を押して、CPU51の初期化と動作のス タートを行わせると、CPU51は、PROM52から 命令を読み込み、その命令に従って動作し、SRAM7 1やパラレルインタフェースIC72にアクセスする。 【0101】以上説明したように本実施例によれば、任 意のICや部品をIC搭載用基板20のICソケット2 31, 232, 233に挿し、必要に応じてジャンパ線 83で接続を行い、IC搭載用基板20をバス装置10 に挿し、エディタでFPGA22のプログラムを作成 し、コンパイルし、FPGA22をプログラムすること により、ICを用いた装置を試作することができる。ま た、 I C搭載用基板20をバス装置10に挿す方向に、 垂直方向と水平方向とがあるため、 I C 搭載用基板 2 0 のデバッグや調整が行い易い。本実施例のその他の構 成、作用および効果は第1の実施例と同様である。 【0102】なお、本発明は上記各実施例に限定され ず、例えば、以下の図34ないし図37に示すような変

形が可能である。

【0103】図34は、FPGA22の入出力端子の数 が、コネクタ21 (またはコネクタ211) およびIC ソケット23(またはコネクタ231)のピン数に比べ て少ない場合に、複数のFPGAを用いた例である。図 34では、2つのFPGA221, 222で、それぞれ コネクタ21とICソケット23のピンを半分ずつ分担 している。更に、2つのFPGA221,222間で、 コネクタ21やICソケット23に接続していない入出 力端子IOc1~IOcu同士を配線で結んでいる。こ れは、互いに相手が担当しているコネクタ21やICソ 10 ケット23のピンに信号を送ることができるようにする ためである。

25

【0104】図35は、FPGA22に接続されたIC ソケットとして、互いに異なる形状の複数(図35では 2つ) の I Cソケット 23 A, 23 Bを設けた例であ る。図35では、ICソケット23Aのピン1~nはF PGA22の入出力端子IOb1~IObnに接続さ れ、ICソケット23Bのピン1~vはFPGA22の 入出力端子 I O b 1 ~ I O b v に接続されている。この ように複数のICソケットを設けることにより、1種類 20 の I C 搭載用基板 2 0 で、複数の形状の I C に対応する ことができる。ただし、ICはそのうちの1つのICソ ケットにしか挿すことができない。

【0105】図36では、第2の実施例におけるIC搭 載用基板20のコネクタ212に接続された丸ピンソケ ット244の横に平行して、接地された接地ソケット2 53を設けたものである。コネクタ212にフラットケ ーブルを接続する場合、ノイズ対策のためフラットケー ブルの心線を1つおきに接地する。この場合、丸ピンソ ケット244の横に接地ソケット253があれば、図3 30 6に示したように、短絡ピン84を丸ピンソケット24 4と接地ソケット253に挿すことにより、簡単に接地 することができる。

【0106】また、結線と論理がプログラム可能なプロ グラマブルICとしては、FPGA22の代わりに、P LD (プログラマブル・ロジック・デバイス; Programm ableLogic Device)を用いても良い。図37はPLD の構造の一例を示したものである。このPLDは、入力 端子101に接続された複数のノットゲート102と、 に接続された多入力オアゲート104を、この順で、配 線が交差するように配列して構成したものである。そし て、配線の交差点を任意に接続することにより、入出力 数の許す限りどのような多項式からなる組み合せ回路で も構成することができるようになっている。配線の交差 点のオン、オフの情報は、PLDの内部に設けられたヒ ューズやROMあるいはSRAM等によって保持され る。外部からこの内容を設定することにより、PLDの 機能をプログラムすることができる。また、結線と論理 がプログラム可能なプログラマブルICとしては、PL 50 ットとを設けたので、請求項1記載の試作支援装置の効

Dを論理ブロックとしてチップ内に複数配置し、FPG Aと同様に、クロスポイントスイッチ等でこれらの接続 をプログラム可能にした複合PLDを用いても良い。

【発明の効果】請求項1ないし12のいずれか1に記載 の試作支援装置によれば、互いにバス接続された複数の バス接続用コネクタを有するバス装置と、このバス装置 に接続されるIC搭載用基板とを設け、IC搭載用基板 には、バス接続用コネクタと結合するためのバス装置接 続用コネクタと、ICを挿すためのICソケットと、一 部の入出力端子がICソケットの全ての端子にそれぞれ 接続され、他の入出力端子がバス装置接続用コネクタの 端子に接続された、結線と論理がプログラム可能なプロ グラマブルICとを設けたので、IC搭載用基板のIC ソケットに任意のICを挿し、IC搭載用基板をバス装 置に接続し、プログラマブルICの結線と論理をプログ ラムすることによって、短い時間で安価に、ディジタル ICを用いた装置を試作でき、修正が容易で、信頼性が 高く、しかも複数のICをバスで接続する装置の試作も 可能になるという効果がある。

【0108】請求項2記載の試作支援装置によれば、請 求項1記載の試作支援装置において、IC搭載用基板 に、ICソケットの端子に接続された端子を含む補助ソ ケットと、電源ソケットと、接地ソケットとを設けたの で、請求項1記載の試作支援装置の効果に加え、補助ソ ケットと電源ソケットおよび接地ソケットとを接続する ことによって、ICソケットに挿したICに電源を与え ることが可能になるという効果がある。

【0109】請求項3記載の試作支援装置によれば、請 求項1記載の試作支援装置において、IC搭載用基板 に、ICソケットの端子に接続された端子を含む第1の 補助ソケットと、電源ソケットと、接地ソケットと、装 置接続用コネクタと、装置接続用コネクタの端子に接続 された端子を含む第2の補助ソケットと、第2の補助ソ ケットに隣り合うように配置され、ICソケットの端子 に接続された端子を含む第3の補助ソケットとを設けた ので、請求項1記載の試作支援装置の効果に加え、装置 接続用コネクタに他の装置を接続し、第2の補助ソケッ トと第3の補助ソケットとを接続することにより、IC 多入力アンドゲート103と、出力端が出力端子105 40 ソケットに挿したICと他の装置との接続が可能になる という効果がある。

> 【0110】請求項4記載の試作支援装置によれば、請 求項1ないし3のいずれか1に記載の試作支援装置にお いて、IC搭載用基板に、ICソケットと異なる形状の 第2の I Cソケットを設けたので、請求項1ないし3の いずれか1に記載の試作支援装置の効果に加え、複数の 形状のICに対応可能になるという効果がある。

> 【0111】請求項5記載の試作支援装置によれば、[C搭載用基板に、第1のICソケットと第2のICソケ

載の試作支援装置の効果に加え、IC搭載用基板をガイ ドレールに沿って案内して、バス装置のバス接続用コネ クタに接続することができ、バス装置に対するIC搭載 用基板の接続が容易になるという効果がある。

28

果に加え、複数のICを用いた任意の装置を試作するこ とが可能になるという効果がある。また、第1の補助ソ ケットおよび第4の補助ソケットと電源ソケットおよび 接地ソケットとを接続することによって、第1の1Cソ ケットに挿した I C と第2の I C ソケットに挿した I C とに電源を与えることが可能になるという効果がある。 また、装置接続用コネクタに他の装置を接続し、第3の 補助ソケットあるいは第4の補助ソケットと第2の補助 ソケットとを接続することにより、第1のICソケット に挿したICあるいは第2のICソケットに挿したIC 10 と他の装置との接続が可能になるという効果がある。

【0117】また、請求項13ないし22の記載のIC 搭載用基板によれば、それぞれ、請求項1ないし10記 載の試作支援装置と同様の効果がある。

【0112】請求項6記載の試作支援装置によれば、請

【0118】また、請求項23または24記載のバス装 置によれば、それぞれ、請求項11または12記載の試 作支援装置と同様の効果がある。

求項5記載の試作支援装置において、IC搭載用基板 に、第1の I Cソケットと異なる形状の第3の I Cソケ ットを設けたので、請求項5記載の試作支援装置の効果 に加え、複数の形状の I Cに対応可能になるという効果 がある。 【0113】請求項7記載の試作支援装置によれば、請 【図面の簡単な説明】

求項3ないし6のいずれか1に記載の試作支援装置にお いて、IC搭載用基板に、第2の補助ソケットに隣り合 20 うように配置された第2の接地ソケットを設けたので、 請求項3ないし6のいずれか1に記載の試作支援装置の 効果に加え、第2の補助ソケットと第2の接地ソケット とを接続することによって、ノイズ対策のための接地が 可能になるという効果がある。

【図1】本発明の第1の実施例に係る試作支援装置の外 観を示す斜視図である。

【0114】請求項8記載の試作支援装置によれば、請 求項1ないし7のいずれか1に記載の試作支援装置にお いて、複数のプログラマブルICによってバス装置接続 用コネクタやICソケットへの接続を分担するようにし 援装置の効果に加え、1つのプログラマブル I Cの入出 力端子の数がバス装置接続用コネクタやICソケットの 端子に比べて少ない場合に、複数のプログラマブルIC で、バス装置接続用コネクタやICソケットへの接続を

分担することが可能になるという効果がある。

【図2】図1におけるIC搭載用基板の平面図である。 【図3】図1に示した試作支援装置のブロック図であ

請求項1ないし10のいずれか1に記載の試作支援装置 において、バス装置の複数のバス接続用コネクタのう ち、少なくとも一つのバス接続用コネクタを、その接続 方向が他のバス接続用コネクタの接続方向に対して直角 方向になるように配置したので、請求項1ないし10の いずれか1に記載の試作支援装置の効果に加え、バス装 置の複数のバス接続用コネクタに接続する複数のIC搭 載用基板のうちの少なくとも一つを他のIC搭載用基板 に対して直角方向に配置することが可能となり、デバッ グや調整が容易になるという効果がある。

【0115】請求項11記載の試作支援装置によれば、

【図4】図1におけるバス装置の回路図である。

【0116】請求項12記載の試作支援装置によれば、 請求項11記載の試作支援装置において、バス装置に、 各バス接続用コネクタの接続方向に合わせたIC搭載用 **基板案内用のガイドレールを設けたので、請求項11記 50 ピンソケットとFPGAとの接続関係を示す回路図であ**

【図5】図1におけるIC搭載用基板の回路図である。

【図6】図1におけるFPGAの構造の一例を示すブロ ック図である。

【図7】図6における論理ブロックの構成の一例を示す ブロック図である。

【図8】図6におけるクロスポイントスイッチの構成の 一例を示すブロック図である。

【図9】図6におけるスイッチマトリックスの構成の一 例を示すブロック図である。

【図10】図5に示したFPGAの結線と論理のプログ ラムの一例を示す説明図である。

【図11】本発明の第1の実施例に係る試作支援装置を たので、請求項1ないし7のいずれか1に記載の試作支 30 用いて試作するマイクロコンピュータの構成を示す回路 図である。

> 【図12】図1における各【C搭載用基板のコネクタの ピンおよびバス装置のバス配線への信号の割り当てを示 す説明図である。

> 【図13】図1においてCPUを挿したIC搭載用基板 のFPGAのプログラムの内容を示す説明図である。

> 【図14】図1においてCPUを挿したIC搭載用基板 のFPGAのプログラムの内容を示す説明図である。

【図15】図1においてPROMを挿したIC搭載用基 40 板のFPGAのプログラムの内容を示す説明図である。

【図16】図1においてPROMを挿したIC搭載用基 板のFPGAのプログラムの内容を示す説明図である。

【図17】本発明の第2の実施例に係る試作支援装置の 外観を示す斜視図である。

【図18】図17におけるIC搭載用基板の平面図であ

【図19】図18に示したIC搭載用基板のブロック図

【図20】図19におけるコネクタ、ICソケット、丸

る。

【図21】図19における図20以外の部分の配線を示す回路図である。

【図22】本発明の第2の実施例に係る試作支援装置を 用いて試作するマイクロコンピュータの構成を示す回路 図である。

【図23】本発明の第2の実施例に係る試作支援装置を 用いて試作するマイクロコンピュータの構成を示す回路 図である。

【図24】図18に示したIC搭載用基板における配線 10の一例を示す説明図である。

【図25】図18に示したIC搭載用基板における配線の一例を示す説明図である。

【図26】図17における各IC搭載用基板のコネクタのピンおよびバス装置のバス配線への信号の割り当てを示す説明図である。

【図27】図17においてCPUを挿したIC搭載用基板のFPGAのプログラムの内容を示す説明図である。

【図28】図17においてCPUを挿したIC搭載用基板のFPGAのプログラムの内容を示す説明図である。

【図29】図17においてPROMを挿したIC搭載用 基板のFPGAのプログラムの内容を示す説明図である。

【図30】図17においてPROMを挿したIC搭載用基板のFPGAのプログラムの内容を示す説明図である

【図31】図17においてSRAMを挿したIC搭載用*

* 基板の F P G A のプログラムの内容を示す説明図である。

【図32】図17においてSRAMを挿したIC搭載用 基板のFPGAのプログラムの内容を示す説明図であ ス

【図33】図17においてパラレルインタフェース ICを挿した IC搭載用基板の FPGAのプログラムの内容を示す説明図である。

【図34】本発明の実施例における第1の変形例に係るIC搭載用基板の一部を示す回路図である。


【図35】本発明の実施例における第2の変形例に係る IC搭載用基板の一部を示す回路図である。


【図36】本発明の実施例における第3の変形例に係る 丸ピンソケットと接地ソケットを示す説明図である。


【図37】本発明の実施例における第4の変形例に係る PLDの構造を示す回路図である。


【符号の説明】

- 10 バス装置
- 11 コネクタ
-] 12 バス基板
 - 20 IC搭載用基板
 - 21 コネクタ
 - 22 FPGA
 - 23 ICソケット
 - 51 CPU
 - 52 PROM










【図12】

バス配線	割当信号名	コネクタピン番号
BUS1	A0	1
BUS2	Al	2
BUS3	A2	3
BUS4	A3	4
BUS5	A4	5
BUS6	A5	6
BUS7	A6	7
BUS8	A7	8
BUS9	A8	9
BUS10	A9	10
BUS11	A10	11
BUS12	A11	12
BUSI3	A12	13
BUS14	A19	14
BUS15	A14	15
BUS16	A15	16
BUS17	D0	17
BUS18	Dì	18
BUS19	D2	19
BUS20	D3	20
BUS21	D4	21
BUS22	D5	22
BUS23	D6	23
BUS24	D7	24
BUS25	MEM_RD°	25

[図17]



【図13】

バス配線	割当信号名	コネクタ ピン番号	FPGA 端子名	回路_61	FPGA 端子名	ICソケット ピン番号 Z80 信号名
BUSI	AO	1	IOa1	$\overline{}$	10530	30 A0
BUS2	Al	2	IOa2	$\overline{}$	Юъ31	31 AI
BUS3	A2	3	IOa3		10b32	32 A2
BUS4	A3	4	IOa4		Ювзз	33 A3
BUS5	A4	5	IOa5		IOb34	34 A4
BUS8	A5	6	10a6		IOb35	35 A5
BUS7	A6	7	IOa7	─	10636	36 A6
BUS8	A7	8	IOa8		10537	37 A7
BUS9	8A	9	IOa9		10b38	38 A8
BUS10	A9	10	. IOal0		Юр39	39 A9
BUSI1	A10	11	IOa11		IOb40	40 A10
BUS12	A11	12	IOal2	$\overline{}$	юы	1 A11
BUS13	A12	13	IOal3		IOb2	2 A12
BUS14	A13	14	IOa14	─	ЮР3	3 A13
BUS15	A14	15	IOa15	─	IOb4	4 A14
BUS16	A15	16	IOaI6	$\overline{}$	1065	5 A15

【図14】


バス配線	割当信号名	コネクタ ピン番号	FPGA 端子名	回路	FPGA 桌子名	ICソケット ピン番号	Z80信号名
BUS17	D0	17	IOal7		10b14	14	DO
BUS18	Di	18	IOal8		Юь15	15	D1
BUS19	D2	19	IOa19		IOb12	12	DZ
BUS20	D3	20	IOa20		IOb8	8	D3
BUSZ1	104	21	IOa21	12 21	Юъ7	7	D4
BUS22	D5	22	IOa22		1099	. 9	D5
BUS23	DS	23	IOa23		юыо	10	D6
BUS24	D7	24	IOa24		Юыз	13	D7
				62 63	Юь21	21	RD*
BUS25	MEM_RD'	25	IOa25	—°—	10b19	19	HREQ"
				64			

【図15】


パス配線	割当信号名	コネクタ ピン番号	FPGA 端子名	回路,65	FPGA 端子名	ICソケット ピン番号	2725 0 信号名
BUS1	A0	1	IOa1		JOb10	10	A0
BUS2	A1	2	IOa2		10b9	9	A1
BUS3	A2	3	IOa3		1098	В	A2
BUS4	£Α	4	10a4		10ь7	7	АЗ
BUS5	A4	5	10a5		1079	6	A4
BUS6	A5	6	10a6		1055	. 5	A5
BUS7	A6	7	IOa7	————	1064	4	A6
BUS8	A7	8	IOa8	──	IOP3	3	A7
BUS9	A8	9	10a9	$\longrightarrow \!$	IOb25	25	A8
BUS10	A9	10	IOa10	$\longrightarrow \longrightarrow$	Юь24	24	A9
BUS11	A10	11	IOa11		Юь21	21	A10
BUS12	Áll	12	IOa12	─	Юь23	23	All
BUS13	A12	13	IOa13		IOb2	2	A12
BUS14	A13	14	IOa14		Юь26	26	A13 .
BUS15	A14	15	10a15		Юь27	27	A14

【図16】


バス配線	割当信号名	コネクタ ピン番号	FPGA 端子名	回 略 65	FPGA 端子名	IC ソケット ピン番号	27256 信号名
BUS17	D0	17	IOa17	LS245 / [Юы1	11	D0
BUS18	DI	18	IOa1B		Юь12	12	DI '
BUS19	D2	19	IOa19	A2 B2 L	Ю13	13	D2
BUS20	D8	20	IOa20	A4 B4	IOb15	15	D3
BU521	D4	21	10a21	A5 B5 1	Юыб	16	D4
BUS22	D5	22	IQa22	A8 B8	10517	17	D5
HUS23	D6	23	IOa23		IOb18	18	D6
BUS24	D7	24	IOa24	G DIR	Юь19	19	D7
BUS16	A15	16	IOa16	67	10ь20	20	CR.
BUS25	MEM_RD'	25	IOa25		10255	22	OB*
				68			




[図21]




[図22]




【図23】



【図24】




[図37]



[図26]

バス	配線	割当信号名	コネクタピン番号
BI	JS1	A0	1
BI	JS2	A1	2
BI	JS3	A2	3
в	IS4	A3	4
BU)\$5	A4	5
	JS6	A5	6
BL	JS7	A6	7
BU	JS8	A7	8
BL)S9	AB	9
BU	510	A9	. 10
BU	S11	A10	11
BU	S12	A11	. 12
BU	S13	A12	13
BU	S14	A13	14
BU	S15	A14	15
BU	S16	A15	16
BU	S17	D0	17
BU	S18	D1	18
BU	S19	DZ	19
BU	S20	D3	20
BU	S21	D4	21
BU	522	D5	22
BU	S23	D6	23
BU	524	D7	24
BU	S25	MEM_RD*	25
BU	S26	MEM_WR"	26
BU	S27	IORD*	27
BU	528	IO_WR*	28
BÜ	S29	RESET	29

[図35]



【図27】

バス配線	割当信号名	コネクタ ピン番号	FPGA 端子名	□ 路 61	FPGA 端子名	ICソケット ピン番号	Z80 信号名
BUS1	AO	1	[Oal		IOP30	30	AO
BUS2	Al	2	IOa2	$\overline{}$	IOb31	31	A1
BUS3	A2	3	IOa3	$\overline{}$	IOb32	32	A2
BUS4	A3	4	10a4	$\overline{}$	Юьзз	33	A3
BUS5	.A4	5	IOa5		10b34	34	A4
BUS8	A5	6	IOa6	$\overline{}$	Юь35	35	A.5
BUS7	A6	7	IOa7	$\overline{}$	Юьз6	36	A6
BUS8	A7	8	IOa8		IOb37	37	A7
BUS9	AB	9	IOa9		10b38	38	A8
BUS10	A9	10	IOa10	─	IOP39	39	A9
BUSII	A10	11	IÖal1		IOb40	40	A10
BUS12	All	12	IOa12		Юы	1	A11
BUS13	A12	13	IOa13	─	Юь2	2	AIZ
BUS14	A13	14	10a14		Юьз	3	A13
BUS15	A14	15	IOa15		IOb4	4	AI4
BUS16	A15	16	10a16	$\overline{}$	IO ₅ 5	5	A15

[図28]

パス配線	割当信号名	コネクタ ピン番号	FPGA 帽子名	回路	FPGA 端子名	ICソケット ピン番号	280信号名
BUS17	D0	17	IOa17		Юь14	14	00
BUS18	D1	18	IOal8		10ъ15	15	DI
BUS19	D2	19	IOa19	137	Юь12	12	D2
BUS20	D3	20	IOa20		Юь8	8	D3
BUS21	D4	21	10a21	<u> </u>	10ъ7	7	D4
BUS22	D5	22	10a22		Юь9	9	D5
BUS23	D6	23	IOa23		10910	10	D6
BUS24	D7	24	IOu24		10ь13	13	D7
				63	10ъ21	21	RD*
BUS25	MEN_RD'	25	IOa25	*5************************************	Ю19	19	HREQ*
BU\$26	MEM_WR'	26	IOa26	88-2-1	IOb20	20	10RQ°
BUS27	10_RD	27	IOa27	87	Юь21	21	ED*
BUS28	10_WE*	28	IOa28	88	10522	22	WR*
BU529	reset	29	IOa29	89	10526	26	RESET

【図29】

パス配線	割当信号名	コネクタ ピン番号	FPGA 端子名	回 路 65	FPGA 端子名	IC ソケット ピン番号	27256 信号名
BUSI	A0	L	IOa1		10510	10	A0
BUS2	A1	2	IOa2		Юь9	9	Al
BUS3	A2	3	10a3		10ь8	8	A2
BUS4	AS	4	IOa4		Юъ7	7	EA.
BUS5	A4	5	IOa5		IOb6	· 6	A4
BUS6	A5	6	IOa6		Юъб	5	A5
BUS7	A6	7	IOa7		1054	4	A6
BUS8	A7	8	· IOa8	>	10p3	3	A7
BUS9	A8	9	IOa9	$-\!$	Юь25	25	A8
BUS10	A9	10	10a10		IOb24	24	A9
BUS11	A10	11	10a11		10521	21	A10
BUS12	A11	12	IOa12		Юь23	23	A11
BUS13	A12	13	10a13		Юь2	2	Al2
BUS14	A13	14	IOa14		Юъ26	26	A13
BUS15	A14	15	IOa15		Юь27	27	A14

【図30】

パス配線	制当信号名	コネクタ ピン番号	FPGA 端子名	回	路 66	FPGA 端子名	ICソケット ピン番号	27258 信号名
BUS17	DØ	17	IOa17		245	Юы	11	D0
BUS18	DI	18	IOal8	$ \Lambda_1$	BI	10512	12	Dì
BUS19	D2	19	IOa19	A2 A3	B2 — B3	ЮНЗ	13	D2
BUS20	D3	20	IOa20	A4	B4	Юь15	15	D3
BU\$21	D4	21	10a21	A5 A6	B5	IOb16	16	D4
BUS22	D5	22	IOa22	_A7	B7	Юыт	17	D5
BUS23	D6	23	IOa23		B8 L	10918	18	D6
BUS24	D7	24	IOa24		DIR	10019	19	D7
BUS16 BUS25	A15	16 25	10a16 10a25	67		10520	20	CE,
v-	~111		10420	68		Юь22	22	GE.

【図31】

バス配線	割当信号名	コネクタ ピン番号	FPGA 端子名	回路,90	FPGA 端子名	IC ソケット ピン番号	6264 信号名
BUS1	A0	1	IOa1		IOb10	10	A0
BUS2	A1	2	IOa2	──	10b9	9	AI
BUS3	A2	3	IOa3	$-\!$	1058	8	A2
BUS4	AS	4	10a4		IOb7	7	AS
BUS5	A4	5	10a5	──	1016	6	A4
BUS6	A5	6	IOa6	$-\!$	IOb5	5	A5
BUS7	A6	. 7	IOa7		IOb4	4	A6
BUS8	A7	8	IOa8		IOb3	3	A7
BUS9	A8	9	IOa9	──	10625	25	A8
BUS10	A9	10	IOa10	──	Юь24	24	A9
BUS11	A10	11	IOal1	>	10621	21	A10
BUS12	A11	12	10a12		Юь23	23	A11
BUS13	A12	13	IOa13	$\longrightarrow \!$	IOb2	2	A12

【図32】

バス配線	割当信号名	コネクタ ピン番号	FPGA 端子名	回 路 ₉₁	FPGA 端子名	IC ソケット ピン番号	6264 僧号名
BUS17	D0	17	IOa17	LS245 (10611	11	D0
BUS18	D1	18	IOal8	THAI BILL	Юь12	12	DI
BUS19	D2	19	IOa19	AS BS	10513	13	D2
BUS20	D3	20	IOa20	A4 B4	IOb15	15	D3
BUS21	D4	21	IOa21	A5 B5 1	Юь16	16	D4
BUS22	D5	22	IOa22	LAT B7	Юы7	17	D5
BUS23	D6	23	10a23	─ ~ ~ _	10618	18	D6
BUS24	D7	24	10a24		Юъ19	19	D7
				92			
BUS16	A15	16	iOal6	937	Юъ20	20	CS1*
BUS25	MEN_RD'	25	IOa25	90~	Юь22	22	OE.
BUS26	MEN_WD'	26	10a26	-30 _	Юъ27	27	ME.

【図33】

パス配線	割当信号名	コネクタ ピン番号	FPGA 端子名	回 路	FPGA 端子名	ICソケット ピン番号	8255 信号名
BUSI	QA.	1	IOa1		10ъ9	9	AO
BUS2	A1	2	IOa2	94	IOb8	8	Al
BUS17	D0	· 17	10a17	95 LS245 /	ІОЪ34	34	DO
BUS18	D1	18	IOa18	JUAL BILL	Юьзз	33	D1
BUS19	D2	19	IOa19	¬ HA2 B2 H-	Юь32	32	D2
BUS20	D3	20	IOa20	A3 B3 A4 B4	Юьзі	31	D3
BUS21	D4	21	IOa21	A5 B5	IO530	30	D4
BUS22	D5	22	IOa22	A6 B6 B7	IOb29		
BUS23	D6	23	IOa23	A8 B8	10b28	29	D5
BUS24	D7	24	IOa24		_	28	D6
			10mz	G DIR	IOb27	27	D7
BUS3	A2	3	IOa3	96	IOb6	6	cs.
BUS27	'UN_01	27	IOa27	97	IOb5	5	RD
BUS28	IO_WR*	28	IOa28		IOP36	36	WR*
BUS29	RESET	29	IOa29	94	Юьз5	35	RESET